멀티칩 모듈
멀티칩 모듈(Multi-chip module, MCM)은 일반적으로 여러 집적 회로(IC 또는 "칩"), 반도체 다이 및 기타 개별 구성 요소가 포함된 전자 어셈블리(예: 다수의 도체 단자 또는 "핀"이 있는 패키지)이다. 일반적으로 통합 기판에 통합되어 사용 시 더 큰 IC인 것처럼 처리될 수 있다.[1] MCM 패키징에 대한 다른 용어로는 "이종 통합"(heterogeneous integration) 또는 "하이브리드 집적 회로"가 있다.[2] MCM 패키징을 사용하면 제조업체가 모듈화를 위해 여러 구성 요소를 사용하거나 기존 모놀리식 IC 접근 방식에 비해 수율을 향상시킬 수 있다는 이점이 있다.
FCMCM(Flip Chip Multi-Chip Module)은 플립 칩 기술을 사용하는 멀티 칩 모듈이다. FCMCM에는 하나의 큰 다이와 여러 개의 작은 다이가 모두 동일한 모듈에 있을 수 있다.[3]
개요
[편집]멀티칩 모듈(MCM)은 설계자의 복잡성과 개발 철학에 따라 다양한 형태로 나타난다. 이는 기존 칩 패키지의 풋프린트를 모방하기 위해 소형 인쇄 회로 기판(PCB) 위에 사전 패키징된 집적 회로(IC)를 사용하는 것부터, 고밀도 상호연결(HDI) 기판 위에 여러 칩 다이를 통합하는 완전 맞춤형 칩 패키지에 이르기까지 다양하다. 최종 조립된 MCM 기판은 다음과 같은 방식 중 하나로 제작될 수 있다.
- 기판이 AMD의 젠 2 프로세서에 사용된 것과 같은 다층 적층 인쇄 회로 기판(PCB)인 경우
- 기판이 저온 동시 소성 세라믹과 같은 세라믹으로 구축된 경우
- IC가 박막 기술을 사용하여 베이스 기판 위에 증착된 경우
MCM 패키지를 구성하는 IC는 다음과 같을 수 있다.
- CPU와 같이 컴퓨터 구성 요소의 모든 기능을 수행하거나 대부분을 수행할 수 있는 IC. 그 예로는 IBM의 POWER5와 인텔의 펜티엄 프로 및 코어 2 쿼드 구현이 있다. 최종 제품을 만들기 위해 동일한 IC의 여러 복사본이 사용된다. POWER5의 경우, 여러 POWER5 프로세서와 그와 관련된 다이 외부의 L3 캐시가 최종 패키지를 구성하는 데 사용된다. 코어 2 쿼드의 경우, 사실상 두 개의 코어 2 듀오 다이가 함께 패키징되었다.
- 컴퓨터 구성 요소의 일부 기능만 수행하는 IC, 즉 "지적 재산 블록"("IP 블록"). 이를 칩렛이라고 한다.[4][5] AMD의 젠 2 기반 프로세서의 프로세싱 IC와 I/O IC가 그 예이다.
인터포저는 IC들을 연결한다. 이는 종종 유기물(탄소를 포함한 적층 회로 기판, 따라서 유기물)이거나 실리콘으로 만들어진다(예: 고대역 메모리).[6] 각각 장단점이 있다. 여러 개의 모놀리식 IC를 별도의 패키지로 연결하는 대신 인터포저를 사용하여 여러 IC를 연결하면 IC 간 신호 전송에 필요한 전력이 줄어들고, 전송 채널 수가 증가하며, 저항 및 커패시턴스로 인한 지연(RC 지연)이 감소한다.[7] 그러나 칩렛 간 통신은 모놀리식 IC 내부 구성 요소보다 더 많은 전력을 소비하며 지연 시간이 더 길다.[8]
칩 적층형 MCM
[편집].PNG)
MCM 기술의 비교적 새로운 발전은 이른바 "칩 적층(chip-stack)" 패키지이다.[9] 특정 IC, 특히 메모리는 시스템 내에서 여러 번 사용될 때 매우 유사하거나 동일한 핀 배열을 가진다. 신중하게 설계된 기판은 이러한 다이를 수직 구성으로 적층할 수 있게 하여 결과물인 MCM의 풋프린트를 훨씬 작게 만든다(더 두껍거나 높은 칩이라는 대가가 따르지만). 소형 전자 기기 설계에서는 면적이 중요하기 때문에, 칩 적층은 휴대폰 및 개인 정보 단말기(PDA)와 같은 많은 응용 분야에서 매력적인 옵션이다. 3차원 집적 회로와 박형화 공정을 사용하면 최대 10개의 다이를 쌓아 고용량 SD 메모리 카드를 만들 수 있다.[10] 이 기술은 고대역 메모리에도 사용될 수 있다.
칩 적층에서 데이터 전송 성능을 향상시키는 가능한 방법은 무선 온칩 네트워크(WiNoC)를 사용하는 것이다.[11] [12]
멀티칩 패키지의 예
[편집]- IBM 버블 메모리 MCM (1970년대)
- IBM 3081 메인프레임의 열전도 모듈 (1980년대)
- 초전도 멀티칩 모듈 (1990년대)[13][14]
- 인텔 펜티엄 프로, 펜티엄 II 오버드라이브, 펜티엄 D 프레슬러, 제온 뎀시, 클로버타운, 하퍼타운, 타이거턴, 코어 2 쿼드(켄츠필드, 펜린-QC, 요크필드), 클락데일, 애런데일, 카비레이크-G, 크리스탈웰을 포함한 모델(GT3e 또는 GT4e 그래픽 탑재 모델)
- SD 카드, 마이크로SD 카드 및 소니그룹 메모리 스틱
- 단일 패키지 솔루션의 eMMC, eUFS, NVMe
- 제노스, ATI 테크놀로지스가 엑스박스 360을 위해 설계한 그래픽 처리 장치(GPU), EDRAM 포함
- IBM의 POWER2, POWER4, POWER5, POWER7, 파워8, Power10
- IBM z196
- 닌텐도의 Wii U 에스프레소 (마이크로프로세서)는 CPU, GPU, 온보드 VRAM(GPU에 통합)을 하나의 MCM에 탑재하고 있다.[15]
- 비아 나노 쿼드코어[16]
- 마이크론 테크놀로지의 PoP 기반 플래시 및 RAM 메모리 결합
- 모바일 DRAM과 NAND 스토리지를 결합한 삼성그룹 MCP 솔루션.[17][18][19]
- 젠 또는 젠+ 아키텍처 기반의 AMD 라이젠 스레드리퍼 및 Epyc CPU는 2개 또는 4개 칩의 MCM이다.[20] (젠 또는 젠+ 기반 라이젠은 MCM이 아니며 단일 칩으로 구성된다)
- 젠 2 또는 젠 3 아키텍처 기반의 AMD 비-APU 라이젠, 라이젠 스레드리퍼 및 Epyc CPU는 CPU 코어가 포함된 1개, 2개, 4개 또는 8개의 칩과 1개의 더 큰 I/O 칩으로 구성된 MCM이다.[21][22]
- CDNA 2 아키텍처 기반의 AMD AMD 인스팅트 MI 시리즈 GPU는 1개 또는 2개의 GCD(Graphics Compute Die) 칩 MCM이다.
- RDNA 3 아키텍처 기반의 AMD 라데온 RX 7000 시리즈 GPU는 1개의 GCD와 최대 6개의 MCD(Memory Cache Die) 칩으로 구성된 MCM이다.
- 인텔 Xe 퐁테 베키오 GPU
- 인텔 메테오레이크 CPU
- 인텔 애로우레이크 CPU
- 고대역 메모리를 탑재한 기타 모든 프로세서
- CPU와 메모리를 탑재한 애플 M 시리즈
- CPU와 메모리를 탑재한 인텔 루나레이크
3차원 멀티칩 모듈
[편집]
같이 보기
[편집]각주
[편집]- ↑ Rao Tummala, Solid State Technology. "SoC vs. MCM vs SiP vs. SoP 보관됨 2018-04-27 - 웨이백 머신", Retrieved August 4, 2015.
- ↑ Don Scansen, EE Times "Chiplets: A Short History Retrieved 26 April, 2021
- ↑ “IMAPS Advancing Microelectronics 2020 Issue 3 (Advanced SiP)”. 《FlippingBook》. 2023년 12월 5일에 확인함.
- ↑ Samuel K. Moore, IEEE Spectrum "Intel's View of the Chiplet Revolution" Retrieved 26 April, 2021
- ↑ Semi Engineering "Chiplets" Retrieved 26 April, 2021
- ↑ “2.5D - Semiconductor Engineering”. Semiengineering.com. 2022년 5월 13일에 확인함.
- ↑ “Interposers”.
- ↑ Dr. Ian Cutress, AnandTech "Intel Moving to Chiplets: 'Client 2.0' for 7nm"
- ↑ Jon Worrel (2012년 4월 15일). “Intel migrates to desktop Multi-Chip Modules (MCMs) with 14nm Broadwell”. 《Fudzilla》.
- ↑ Richard Chirgwin, The Register. “Memory vendors pile on '3D' stacking standard.” April 2, 2013. February 5, 2016.
- ↑ Slyusar V. I., Slyusar D.V. Pyramidal design of nanoantennas array. // VIII International Conference on Antenna Theory and Techniques (ICATT’11). - Kyiv, Ukraine. - National Technical University of Ukraine “Kyiv Polytechnic Institute”. - September 20–23, 2011. - Pp. 140 - 142.
- ↑ Bolat, Nony. “MCM Electronics”. 2024년 5월 15일에 확인함.
- ↑ Ghoshal, U.; Van Duzer, T. (1992). 〈High-performance MCM interconnection circuits and fluxoelectronics〉. 《Proceedings 1992 IEEE Multi-Chip Module Conference MCMC-92》. 175–178쪽. doi:10.1109/MCMC.1992.201478. ISBN 0-8186-2725-5. S2CID 109329843.
- ↑ Burns, M. J.; Char, K.; Cole, B. F.; Ruby, W. S.; Sachtjen, S. A. (1993). “Multichip module using multilayer YBa2Cu3O7−δinterconnects”. 《Applied Physics Letters》 62 (12): 1435–1437. Bibcode:1993ApPhL..62.1435B. doi:10.1063/1.108652.
- ↑ Satoru Iwata, Iwata Asks. “Changes in Television.” Retrieved August 4, 2015.
- ↑ Shimpi, Anand Lal. “VIA's QuadCore: Nano Gets Bigger”. 《www.anandtech.com》. 2011년 5월 13일에 원본 문서에서 보존된 문서. 2020년 4월 10일에 확인함.
- ↑ “MCP (Multichip Package) | Samsung Semiconductor” (영어). 《www.samsung.com》.
- ↑ “NAND based MCP | Samsung Memory Link”. 《samsung.com》.
- ↑ “e-MMC based MCP | Samsung Memory Link”. 《samsung.com》.
- ↑ Cutress, Ian. “The AMD Ryzen Threadripper 1950X and 1920X Review: CPUs on Steroids”. 《www.anandtech.com》. 2018년 10월 24일에 원본 문서에서 보존된 문서. 2020년 4월 10일에 확인함.
- ↑ Lilly, Paul (2019년 12월 17일). “AMD Ryzen Threadripper 3960X, 3970X Meet Scalpel For Zen 2 Delidding Operation” (미국 영어). 《HotHardware》. 2020년 4월 10일에 확인함.
- ↑ Cutress, Ian. “AMD Zen 2 Microarchitecture Analysis: Ryzen 3000 and EPYC Rome”. 《www.anandtech.com》. 2019년 6월 11일에 원본 문서에서 보존된 문서. 2020년 4월 10일에 확인함.
