Exercícios da disciplina de Arquitetura de Computadores (PUC Minas), com implementações em Verilog HDL e as conversões numéricas correspondentes resolvidas à mão.
Conversão entre bases e manipulação de vetores de 8 bits.
| Módulo | O que implementa |
|---|---|
Guia_0101.v |
Mostrarbinarios — percorre um array reg[7:0] e exibe cada posição em binário |
Guia_0102.v |
Mostrarinteiros — mesmo array lido como inteiro decimal |
Guia_0103.v |
Declaração em decimal com exibição em binário — evidencia que a base é só formatação, o armazenamento é o mesmo |
Guia_0104.v |
Mostraragrupado — declaração em binário e exibição agrupada |
Guia_0105.v |
Array de 51 posições armazenando caracteres, percorrido por laço |
Guia_01.txt traz as conversões decimal → binário resolvidas passo a passo,
por divisões sucessivas.
Guia02.v reúne Guia_0201 a Guia_0205, com o enunciado e as respostas
em Guia02.txt.
Com Icarus Verilog:
iverilog -o saida Guia_01/Guia_0101.v
vvp saidaOu no EDA Playground, colando o conteúdo do módulo e selecionando Icarus Verilog como simulador.
├── Guia_01/
│ ├── Guia_01.txt → conversões resolvidas manualmente
│ └── Guia_0101..05.v → módulos Verilog
└── Guia_02/
├── Guia02.txt → enunciados e respostas
└── Guia02.v → módulos Guia_0201 a Guia_0205
reg[7:0] array[0:4] declara cinco registradores de 8 bits, não um de 40.
A distinção entre a largura do elemento e o tamanho do array é a fonte mais
comum de erro nestes exercícios.